[单选题] HDL综合器就是逻辑综合的过程,把可综合的VHDL/Verilog HDL转化成硬件电路时,包含了三个过程,分别是(      )。
竞赛题库
|
2023-10-27 16:23:28
|
18
[单选题] HDL综合器就是逻辑综合的过程,把可综合的VHDL/Verilog HDL转化成硬件电路时,包含了三个过程,分别是(      )。

A.输入、输出、下载
B.转化、优化、映射
C.分析、编译、布局布线
D.仿真、分析、下载
查看答案

西南科技大学

FPGA技术

您可能感兴趣的试题
TOP